(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-154285

(43)公開日 平成9年(1997)6月10日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI		技術表示箇所		
H02M 7	7/48		9181 -5H	H 0 2 M	7/48	7	Y	
			9181 - 5H]	L	
7	7/06		8726-5H		7/06	1	4	
7	7/538		9181 -5H		7/538	,	4	
H05B 41	1/24			H05B 4	H 0 5 B 41/24 L			
				審査請求	未請求	請求項の数20	OL	(全 24 頁)
(21)出願番号		特願平7-310268	(71)出願人	000005832				
					松下電	工株式会社		
(22)出願日		平成7年(1995)11		大阪府	門真市大字門真1	048番地	l	
				(72)発明者	神舎	数 也		
					大阪府門	門真市大字門真1	048番地	松下電工株
					式会社区	内		
				(72)発明者	平松 明	明則		
					大阪府	門真市大字門真1	048番地	松下電工株
					式会社区	勺		
		•		(72)発明者	三嶋	正徳		
					大阪府	門真市大字門真1	048番地	!松下電工株
					式会社区	内		
				(74)代理人	弁理士	佐藤 成示	(外1名)

(54) 【発明の名称】 電源装置

(57)【要約】

【課題】 インバータ回路にかかる電圧ストレス及び電流ストレスを低減可能とし、装置の小型化及びコストダウン可能であると共に、入力力率改善可能、入力電流歪み改善可能、電源投入時の突入電流の抑制可能な電源装置を提供する。

【解決手段】 平滑コンデンサC1を含むと共に交流電源Vsを整流する整流器DBの直流電力出力の谷部を谷埋めする谷埋め電源回路3と、負荷4への供給電力の直流成分をカットする直流成分カット用コンデンサC3と、スイッチング素子Q1、Q2の交互のオンオフにより負荷4に高周波電力を供給するインバータ回路2を備え、交流電源Vsが投入されてからインバータ回路2の発振開始までの間は、直流成分カット用コンデンサC3へ充電される電荷量を略零とした。



【特許請求の範囲】

【 請求項1 】 少なくとも部分平滑コンデンサを含むと 共に交流電源を整流する整流器の直流電力出力の谷部を 谷埋めする谷埋め電源回路と、負荷への供給電力の直流 成分をカットする直流成分カット用コンデンサと、少な くとも1つのスイッチング素子とを備え、前記スイッチ ング素子のオンオフにより前記負荷に高周波電力を供給 するインバータ回路を備える電源装置に於いて、

交流電源が投入されてから前記インバータ回路の発振開 始までの間は、前記直流成分カット用コンデンサへ充電 10 される電荷量は略零とすることを特徴とする電源装置。

【 請求項2 】 交流電源が投入されてから前記インバー 夕回路の発振開始までの間は、前記直流成分カット用コ ンデンサへ充電される電荷量を略零とする手段は、

前記スイッチング素子と、前記部分平滑コンデンサの充 電方向に対して逆向きに接続されたダイオードとからな ることを特徴とする請求項1記載の電源装置。

【調求項3】 前記部分平滑コンデンサの充電電流を限 流する限流要素を設けたことを特徴とする請求項1また は請求項2に記載の電源装置。

【請求項4】 少なくとも部分平滑コンデンサを含むと 共に交流電源を整流する整流器の直流電力出力の谷部を 谷埋めする谷埋め電源回路と、負荷への供給電力の直流 成分をカットする直流成分カット用コンデンサと、少な くとも1つのスイッチング素子とを備え、前記スイッチ ング素子のオンオフにより前記負荷に高周波電力を供給 するインバータ回路を備える電源装置に於いて、

前記部分平滑コンデンサの充電電流を限流する限流要素 を設けたことを特徴とする電源装置。

【調求項5】 交流電源が投入されてから前記インバー 30 夕回路の発振開始までの間に、前記部分平滑コンデンサ を所定値まで充電する充電回路を設けたことを特徴とす る請求項1から請求項4のいずれかに記載の電源装置。

【請求項6】 少なくとも部分平滑コンデンサを含むと 共に交流電源を整流する整流器の直流電力出力の谷部を 谷埋めする谷埋め電源回路と、負荷への供給電力の直流 成分をカットする直流成分カット用コンデンサと、少な くとも1つのスイッチング素子とを備え、前記スイッチ ング素子のオンオフにより前記負荷に高周波電力を供給 するインバータ回路を備える電源装置に於いて、

交流電源が投入されてから前記インバータ回路の発振開 始までの間に、前記部分平滑コンデンサを所定値まで充 電する充電回路を設けたことを特徴とする電源装置。

【請求項7】 前記限流要素はインピーダンス素子であ ることを特徴とする請求項1から請求項4のいずれかに 記載の電源装置。

【請求項8】 前記限流要素はサーミスタであることを 特徴とする請求項1から請求項4のいずれかに記載の電 源装置。

【請求項9】

サよりも小さい容量を有する第1のコンデンサを含んで なることを特徴とする請求項5または請求項6に記載の 電源装置。

【請求項10】 前記第1のコンデンサの両端電圧は、 前記スイッチング素子を制御する制御回路の制御電源と することを特徴とする請求項9記載の電源装置。

【請求項11】 前記第1のコンデンサの充電電荷の放 電用素子を設けたことを特徴とする請求項9または請求 項10に記載の電源装置。

【請求項12】 前記放電用素子はインピーダンス素子 であることを特徴とする請求項11記載の電源装置。

【請求項13】 前記放電用素子はサーミスタであるこ とを特徴とする請求項11記載の電源装置。

【請求項14】 前記インバータ回路は、前記整流器の 出力端に前記負荷を介して高周波出力の一部を帰還する 高周波出力帰還手段を含み構成されるものであることを 特徴とする請求項1から請求項6のいずれかに記載の電 源装置。

【請求項15】 前記負荷は、少なくとも放電灯を含ん 20 でなることを特徴とする請求項1から請求項14のいず れかに記載の電源装置。

【請求項16】 前記負荷は、少なくとも放電灯と共振 回路とを含んでなることを特徴とする請求項1から請求 項14のいずれかに記載の電源装置。

【請求項17】 前記スイッチング素子は、双方向スイ ッチング素子であることを特徴とする請求項1から請求 項16のいずれかに記載の電源装置。

【請求項18】 前記スイッチング素子は、ボディーダ イオードを有するものであることを特徴とする請求項1 から請求項16のいずれかに記載の電源装置。

【請求項19】 前記スイッチング素子は、逆並列接続 ダイオードを有するものであることを特徴とする請求項 1から請求項16のいずれかに記載の電源装置。

【請求項20】 前記インバータ回路は、ハーフブリッ ジ式インバータ回路であることを特徴とする請求項1か ら請求項14のいずれかに記載の電源装置。

【発明の詳細な説明】

[0001]

【発明の属する利用分野】本発明は電源装置に関するも 40 のであり、更に詳しくは、交流電源を整流して得られる 直流出力を交流電力に変換して負荷に供給する電源装置 に関する。

[0002]

【従来の技術】

(従来例1) 本発明に係る第1従来例として、特開昭5 9-220081号公報に示したものがあり、その概略 回路図を図19に、その動作波形図を図20に示す。

【0003】本回路は、交流電源Vsをフィルター回路 Fを介して整流器DBで整流して得られる直流出力を、

前記充電回路は、前記部分平滑コンデン 50 インバータ回路2で交流電力に変換して負荷である放電

灯Laに供給する電源装置である。

【0004】ここでフィルター回路Fは、交流電源Vs の一端に接続されたインダクタンス素子L3と、インダ クタンス素子L3を介して交流電源Vsの両端に並列接 統されたコンデンサC5とから構成される。インバータ 回路2は、スイッチング素子Q1, Q2の直列接続と、 スイッチング素子Q1, Q2の直列接続の両端に並列接 続されたコンデンサC2と、スイッチング素子Q1,Q 2の直列接続の両端に並列接続されたダイオードD2. インダクタンス緊子し1, 平滑コンンデンサC1の直列 10 接続と、スイッチング素子Q1, Q2の接点及びダイオ ードD2, インダクタンス素子L1の接点間に接続され たダイオードD1と、スイッチング素子Q1, Q2の接 点及び整流器DBの正の出力端子間に接続された負荷 4, 直流成分カット用コンデンサC3の直列接続とから 構成され、スイッチング素子Q1, Q2とが交互にオン オフを繰り返すことにより負荷である放電灯Laを高周 波点灯させるハーフブリッジ式インバータ回路である。 なお、スイッチング素子Q1, Q2は制御回路5により 制御される。また、スイッチング素子Q1, Q2, イン 20 ダクタンス素子し1,部分平滑コンデンサC1,ダイオ ードD1, D2からインバータ回路2に直流電圧を供給 する谷埋め電源回路3が構成される。負荷4は、部分平 滑コンデンサC1及び整流器DBの正の出力端子間に接 続されたトランスTの1次巻線n1、インダクタンス素 子し2の直列接続と、トランスTの1次巻線 n 1の両端 に並列接続された共振用コンデンサ(以下、コンデンサ と呼ぶ。) C4と、トランスTの2次巻線n2の両端に 並列接続された放電灯Laとから構成される。更に、直 流成分カット用コンデンサC3,インダクタンス素子L 30 2, トランスTの1次巻線n1もしくはコンデンサC4 からなる直列接続により、インバータ回路2の高周波出 力の一部を整流器DBの出力端に帰還する高周波出力帰 還手段を構成する。

【0005】以下に簡単に動作を説明する。まず、交流 電源Vsの山部近傍($Vs \ge Vc2$)での動作を簡単に 説明する。

【0006】スイッチング素子Q1がオン、スイッチング素子Q2がオフすると、交流電源Vs→フィルター回路F→整流器DB→スイッチング素子Q1→ダイオード 40D1→インダクタンス素子L1→部分平滑コンデンサC1→整流器DB→フィルター回路F→交流電源Vsの経路で入力電流が流れると共に、インダクタンス素子L2→コンデンサC4,トランスTの1次巻線n1→スイッチング素子Q1→直流成分カット用コンデンサC3→インダクタンス素子L2の経路で共振電流が流れる。スイッチング素子Q1がオフ、スイッチング素子Q2がオンすると、インダクタンス素子L1→部分平滑コンデンサC1→スイッチング素子Q2→ダイオードD1→インダクタンス素子L1の経路でインダクタンス素子L1の回 50

生電流が流れると共に、インダクタンス素子L2→コン デンサC4, トランスTの1次巻線n1→コンデンサC 2→スイッチング素子Q2→直流成分カット用コンデン サC3→インダクタンス素子L2の経路で共振電流、つ まりインダクタンス素子L2の回生電流が流れる。やが てインダクタンス素子L2を流れる共振電流の向きが反 転してコンデンサC2→コンデンサC4, トランスTの 1次巻線 n 1→インダクタンス素子し 2→直流成分カッ ト用コンデンサC3→スイッチング素子Q2→コンデン サC2の経路で流れる。そして、スイッチング素子Q1 がオン、スイッチング素子Q2がオフすると、交流電源 Vs→フィルター回路F→整流器DB→スイッチング素 子Q1→ダイオードD1→インダクタンス素子L1→部 分平滑コンデンサC1→整流器DB→フィルター回路F →交流電源Vs の経路で入力電流が流れると共に、イン ダクタンス素子L2→直流成分カット用コンデンサC3 →スイッチング素子Q1→コンデンサC4, トランスT の1次巻線n1→インダクタンス素子L2の経路で共振 電流、つまりインダクタンス素子L2の回生電流が流れ る。

【0007】この場合、コンデンサC2は交流電源Vsより充電されるので、コンデンサC2の両端電圧Vc2の波形は図20(a)に示す様に交流電源Vsの変化に対して略相似形となる。また、図20(b)に示す様な、交流電源Vsの変化に対して略相似形の波形を有する入力電流1inは、上述の様にスイッチング素子Q1のオンの時のみ流れ、その電流をフィルター回路Fでフィルタリングすると、図20(b)に示す様な、導通角の広い入力電流1inが得られ、よって入力力率を改善することが可能である。ランプ電流1Laは、図20(c)に示す様に、コンデンサC2の両端電圧Vc2の変化に対して略相似形の包絡線を有する交流の高周波電流波形となる。

【0008】次に、交流電源Vsの谷部近傍(Vs≦V c 2) での動作を簡単に説明する。スイッチング素子Q 1がオン、スイッチング素子Q2がオフすると、部分平 滑コンデンサC1→インダクタンス素子L1→ダイオー ドD2→コンデンサC2→部分平滑コンデンサC1の経 路で谷埋め電流が流れると共に、インダクタンス素子し 2→コンデンサС4, トランスTの1次巻線n1→スイ ッチング素子Q1→直流成分カット用コンデンサC3→ インダクタンス素子し2の経路で共振電流が流れる。ス イッチング素子Q1がオフ、スイッチング素子Q2がオ ンすると、部分平滑コンデンサC1→インダクタンス素 子し1→ダイオードD2→コンデンサC2→部分平滑コ ンデンサC1の経路で谷埋め電流が流れると共に、イン ダクタンス素子し2→コンデンサC4, トランスTの1 次巻線 n 1 →コンデンサ C 2 →スイッチング素子 Q 2 → 直流成分カット用コンデンサС3→インダクタンス素子 L2の経路で共振電流、つまりインダクタンス素子L2

の回生電流が流れる。やがてインダクタンス素子 L 2を 流れる共振電流の向きが反転してコンデンサC2→コン デンサC4, トランスTの1次巻線n1→インダクタン ス素子L2→直流成分カット用コンデンサC3→スイッ チング索子Q2→コンデンサC2の経路で流れる。そし て、スイッチング素子Q1がオン、スイッチング素子Q 2がオフすると、部分平滑コンデンサC1→インダクタ ンス案子L1→ダイオードD2→コンデンサC2→部分 平滑コンデンサClの経路で谷埋め電流が流れると共 に、インダクタンス素子し2→直流成分カット用コンデ 10 ンサC3→スイッチング素子Q1→コンデンサC4, ト ランスTの1次巻線n1→インダクタンス素子L2の経 路で共振電流、つまりインダクタンス素子し2の回生電 流が流れる。

【0009】この場合、コンデンサC2は部分平滑コン デンサC1,負荷4に徐々に電荷を放電するので、コン デンサC2の両端電圧Vc2の波形は図20(a)に示 す様に徐々に低下していき、また、図20 (b) に示す 様に入力電流 Iinは流れない。ランプ電流 ILaは、 図20 (c) に示す様に、コンデンサC2の両端電圧V 20 c 2の変化に対して略相似形の包絡線を有する交流の高 周波電流波形となる。

【0010】ところで、上述の様に、部分平滑コンデン サC1はスイッチング索子Q1がオンした時にしか充電 されず、また部分平滑コンデンサC1の充電経路にはイ ンダクタンス素子し1が挿入されているので、図20 (a) に示す様に、部分平滑コンデンサC1の両端電圧 Vclは交流電源Vsを整流したピーク電圧よりも低い 値となる。よって、コンデンサC2の両端電圧Vc2の 波形は、図20(a)に示す様なリップルを含む電圧波 30 形となり、ランプ電流llaの波形も図20(c)に示 す様にコンデンサC2の両端電圧Vc2の変化に追従し たリップルを含む電流波形となる。

【0011】 (従来例2) 本発明に係る第2従来例とし て、特願平6-291751号公報に示したものがあ り、その概略回路図を図21に、その動作波形図を図2 2に示す。

【0012】図19に示した第1従来例と異なる点は、 整流器DBの正の出力端子及びスイッチング素子Q1の 高電位側との間にコンデンサC6,ダイオードD3の並 40 列回路を挿入したことであり、その他の第1従来例と同 一構成には同一符号を付すことより説明を省略する。

【0013】本回路は、交流電源Vsの1周期のほぼ全 区間にわたり、スイッチング素子Q1, Q2のオンオフ に応じて交流電源Vsからインバータ回路2へ電流が供 給されるため、図22(b)に示す様に入力電流lin の波形を略正弦波状にすることが可能となり、従って、 入力力率が高力率で且つ入力電流波形歪の改善が可能と なり、高調波成分を大幅に低減することが可能となる。

タ回路2の共振系は交流電源Vsの大きさに応じて変化 する。交流電源V s の山部近傍では、共振系はインダク タンス素子L2, コンデンサC4, トランスTの1次巻 線nl,放電灯Laとなり、交流電源Vsの谷部近傍で は、共振系はインダクタンス素子し2、コンデンサC 4, トランスTの1次巻線n1, 放電灯La, コンデン サC6となっている。そのため、図22(c)に示す様 なランプ電流ILaが、交流電源Vsのピーク近傍とゼ ロクロス近傍とで各々最大値に近づく様になる。つま り、コンデンサC2の両端電圧Vc2と交流電源Vsと の大きさに反比例する共振回路を組み合わせることによ り、出力の低周波リップルを大幅に低減している。従っ て、ランプ電流 I L a のクレストファクタCF (= ピー ク値/実効値)も改善され、それに伴ってランプカ率が 改善され、ランプの発光効率も改善される。

【0015】なお、上記第1及び第2従来例のいずれに 於いても、スイッチング素子Q1, Q2のいずれかがオ ンしない限り部分平滑コンデンサC1の充電電流が流れ ないため、電源投入時の突入電流を抑制することが可能 となる。

[0016]

【発明が解決しようとする課題】しかし、上記第1、第 2従来例には以下に示す様な(1)~(3)の問題点が 生じる。

【0017】(1) 電源投入されてからインバータ回 路2が発振を開始するまでの間は、容量の大きな部分平 滑コンデンサC1への充電経路が存在しないため、回路 全体のインピーダンスが瞬間的に高くなり、図23

(a) に示す様な電源投入時に発生するスイッチサージ 等で発生した過電圧コンデンサC2の両端電圧Vc2 (図23 (b) に示す)が、インバータ回路2に印加さ れてしまう。これを回避するには高耐圧の電子部品及び 半導体素子などが必要となり、装置の大型化及びコスト アップなどを招いてしまう。

【0018】(2) 電源投入されてインバータ回路2 が発振を開始すると、スイッチング素子Q1のオン時に 部分平滑コンデンサ C 1 は充電するが、部分平滑コンデ ンサC1の両端電圧Vc1が定常時の電位に至るまで は、部分平滑コンデンサClの充電経路の直流インピー ダンス値が低いため、スイッチング素子Q1, ダイオー ドD1を介して大きな電流が流れ、半導体素子に大きな ストレスがかかってしまう。これを回避するには電流容 量の高い半導体素子が必要となり、装置の大型化及びコ ストアップなどを招いてしまう。

【0019】(3) 電源投入されてからインバータ回 路2が発振を開始するまでの間は、図19に示す回路 は、図25に示す様な回路と等価となる。この等価回路 での交流電源Vs→フィルター回路F→整流器DB→コ ンデンサC4,トランスTの1次巻線n1→インダクタ 【0014】ところで、本従来例の場合では、インバー 50 ンス素子L2→直流成分カット用コンデンサC3→ダイ オードD1→インダクタンス素子L1→部分平滑コンデ ンサC 1 →整流器 D B → フィルター回路 F → 交流電源 V s の経路の直流インピーダンス要素としては部分平滑コ ンデンサC1と直流成分カット用コンデンサC3とが存 在する。ところが、部分平滑コンデンサC1の容量は直 流成分カット用コンデンサC3の容量に比べて極めて大 きいため、フィルター回路F,整流器DBを介した交流 電源Vsはほとんど直流成分カット用コンデンサC3に 印加される。一方、スイッチング素子Q1,Q2がデュ ーティ比50%で発振をしている定常状態では、コンデ 10 ンサC2の両端電圧Vc2の略半分の電圧が常に直流成 分カット用コンデンサC3に印加されている。

【0020】つまり、電源投入されてからインバータ回 路2が発振を開始するまでの間と、インバータ回路2が 発振を開始してから定常状態に至るまでの間とでは、直 流成分カット用コンデンサC3の両端電圧Vc3には大 きな差が発生する。よって、インバータ回路2が発振を 開始すると、スイッチング素子Q1のオン時に直流成分 カット用コンデンサC3に充電された余分な電荷が放出 されるため、図26に示す様な直流成分カット用コンデ 20 ンサC3→インダクタンス素子L2→コンデンサC4, トランスTの1次巻線n1→スイッチング素子Q1→直 流成分カット用コンデンサC3の経路で、図24(b) に示す様な大きな電流 11が流れることになり、スイッ チング素子Q1に大きなストレスがかかってしまう。こ れを回避するには電流容量の高い半導体素子が必要とな り、装置の大型化及びコストアップなどを招いてしま

【0021】本発明では、上記問題点に鑑みてなされた ものであり、その目的とするところは、インバータ回路 30 2にかかる電圧ストレス及び電流ストレスを低減可能と し、装置の小型化及びコストダウン可能であると共に、 入力力率改善可能、入力電流歪み改善可能、電源投入時 の突入電流の抑制可能な電源装置を提供することであ る。

[0022]

【課題を解決するための手段】上記問題点を解決するた めに、請求項1記載の発明によれば、少なくとも部分平 滑コンデンサを含むと共に交流電源を整流する整流器の 直流電力出力の谷部を谷埋めする谷埋め電源回路と、負 40 荷への供給電力の直流成分をカットする直流成分カット 用コンデンサと、少なくとも1つのスイッチング素子と を備え、前記スイッチング素子のオンオフにより前記負 荷に髙周波電力を供給するインバータ回路を備える電源 装置に於いて、交流電源が投入されてから前記インバー 夕回路の発振開始までの間は、前記直流成分カット用コ ンデンサへ充電される電荷量は略零とすることを特徴と する。

【0023】請求項2記載の発明によれば、交流電源が 投入されてから前記インバータ回路の発振開始までの問 50 夕回路は、前記整流器の出力端に前記負荷を介して高周

は、前記直流成分カット用コンデンサへ充電される電荷 量を略零とする手段は、スイッチング素子と、前記部分 平滑コンデンサの充電方向に対して逆向きに接続された ダイオードとからなることを特徴とする。

【0024】請求項3記載の発明によれば、部分平滑コ ンデンサの充電電流を限流する限流要素を設けたことを 特徴とする。

【0025】請求項4記載の発明によれば、少なくとも 部分平滑コンデンサを含むと共に交流電源を整流する整 流器の直流電力出力の谷部を谷埋めする谷埋め電源回路 と、負荷への供給電力の直流成分をカットする直流成分 カット用コンデンサと、少なくとも1つのスイッチング 素子とを備え、前記スイッチング素子のオンオフにより 前記負荷に髙周波電力を供給するインバータ回路を備え る電源装置に於いて、部分平滑コンデンサの充電電流を 限流する限流要素を設けたことを特徴とする。

【0026】請求項5記載の発明によれば、交流電源が 投入されてから前記インバータ回路の発振開始までの間 に、前記部分平滑コンデンサを所定値まで充電する充電 回路を設けたことを特徴とする。

【0027】請求項6記載の発明によれば、少なくとも 部分平滑コンデンサを含むと共に交流電源を整流する整 流器の直流電力出力の谷部を谷埋めする谷埋め電源回路 と、負荷への供給電力の直流成分をカットする直流成分 カット用コンデンサと、少なくとも1つのスイッチング 素子とを備え、前記スイッチング素子のオンオフにより 前記負荷に高周波電力を供給するインバータ回路を備え る電源装置に於いて、交流電源が投入されてから前記イ ンバータ回路の発振開始までの間に、前記部分平滑コン デンサを所定値まで充電する充電回路を設けたことを特 徴とする。

【0028】請求項7記載の発明によれば、限流要素は インピーダンス素子であることを特徴とする。

【0029】請求項8記載の発明によれば、限流要素は サーミスタであることを特徴とする。

【0030】請求項9記載の発明によれば、充電回路 は、前記部分平滑コンデンサよりも小さい容量を有する 第1のコンデンサを含んでなることを特徴とする。

【0031】請求項10記載の発明によれば、第1のコ ンデンサの両端電圧は、前記スイッチング素子を制御す る制御回路の制御電源とすることを特徴とする。

【0032】請求項11記載の発明によれば、第1のコ ンデンサの充電電荷の放電用素子を設けたことを特徴と

【0033】請求項12記載の発明によれば、放電用素 子はインピーダンス素子であることを特徴とする。

【0034】請求項13記載の発明によれば、放電用素 子はサーミスタであることを特徴とする。

【0035】請求項14記載の発明によれば、インバー

波出力の一部を帰還する高周波出力帰還手段を含み構成 されるものであることを特徴とする。

【0036】請求項15記載の発明によれば、負荷は少なくとも放電灯を含んでなることを特徴とする。

【0037】請求項16記載の発明によれば、負荷は少なくとも放電灯と共振回路とを含んでなることを特徴とする。

【0038】 請求項17記載の発明によれば、スイッチング素子は双方向スイッチング素子であることを特徴とする。

【0039】請求項18記載の発明によれば、スイッチング素子はボディーダイオードを有するものであることを特徴とする。

【0040】 請求項19記載の発明によれば、スイッチング素子は逆並列接続ダイオードを有するものであることを特徴とする。

【0041】請求項20記載の発明によれば、インバータ回路はハーフブリッジ式インバータ回路であることを 特徴とする。

[0042]

【実施の形態】

(実施の形態1)本発明に係る第1の実施の形態の回路 図を図1に示す。

【0043】図19に示した第1従来例と異なる点は、インダクタンス素子し1,部分平滑コンデンサC1の直列接続の両端にダイオードD4を逆並列接続し、ダイオードD1のアノード端子とスイッチング素子Q2,直流成分カット用コンデンサC3の接点との間にダイオードD5を接続し、スイッチング素子Q1,ダイオードD5の直列接続の両端にダイオードD6を逆並列接続したこ30とであり、その他の第1従来例と同一構成には同一符号を付すことより説明を省略する。なお、本回路ではスイッチング素子Q1,Q2にMOSFETを用いている。

【0044】次に動作を簡単に説明する。スイッチング 紫子Q1がオフ、スイッチング素子Q2がオンすると、 交流電源Vs→フィルター回路F→整流器DB→コンデ ンサC4, トランスTの1次巻線n1→インダクタンス 累子L2→直流成分カット用コンデンサC3→スイッチ ング累子Q2→整流器DB→フィルター回路F→交流電 源Vsの経路で共振電流が流れ、インダクタンス素子L 40 2にエネルギーが蓄積される。そしてスイッチング素子 Q1, Q2ともオフすると、インダクタンス素子L2→ 直流成分カット用コンデンサC3→ダイオードD6→コ ンデンサC4, トランスTの1次巻線n1→インダクタ ンス素子L2の経路でインダクタンス素子L2に蓄積さ れていたエネルギーが放出され、共振電流が流れる。次 に、スイッチング素子Q1がオン、スイッチング素子Q 2がオフすると、直流成分カット用コンデンサC3→イ ンダクタンス素子L2→コンデンサC4、トランスTの

1 次巻線 n 1 → スイッチング素子Q 1 → ダイオードD 5 50

→直流成分カット用コンデンサC3の経路で共振電流が流れ、インダクタンス素子L2にエネルギーが蓄積されると共に、交流電源Vsの山部近傍のみ、交流電源Vs・フィルター回路F→整流器DB→スイッチング素子Q1→ダイオードD1→インダクタンス素子L1→部分平滑コンデンサC1→整流器DB→フィルター回路F→交流電源Vsの経路で入力電流が流れる。そしてスイッチング素子Q1、Q2ともオフすると、インダクタンス素子L2→コンデンサC4、トランスTの1次巻線n1→コンデンサC2→スイッチング素子Q2のボディダイオード(図示せず)→直流成分カット用コンデンサC3→インダクタンス素子L2の経路でインダクタンス素子L2に蓄積されていたエネルギーが放出され、共振電流が流れる。

【0045】つまり、電源投入されてからインバータ回路2が発振を開始するまでの間は、スイッチング素子Q1,Q2,ダイオードD5がオフしているので直流成分カット用コンデンサC3には電荷は充電されず、インバータ回路2の発振開始直後の直流成分カット用コンデンサC3による過電流は発生しない。

【0046】 (実施の形態2) 本発明に係る第2の実施の形態の回路図を図2に示す。

【0047】図1に示した第1の実施の形態と異なる点は、インバータ回路2に於いて、負荷4を低圧側スイッチング素子Q2の側に設けて、且つ図1に示すインバータ回路2と等価な構成としたことであり、その他の第1の実施の形態と同一構成には同一符号を付すことにより説明を省略する。

【0048】つまり、インバータ回路2は、スイッチン グ素子Q1, ダイオードD5, Q2の直列接続と、スイ ッチング素子Q1,ダイオードD5,スイッチング素子 Q2の直列接続の両端に並列接続されたコンデンサC2 と、スイッチング素子Q1,ダイオードD5,スイッチ ング素子Q2の直列接続の両端に並列接続されたインダ クタンス素子L1, 平滑コンンデンサC1, ダイオード D2の直列接続と、ダイオードD5,スイッチング素子 Q2の接点及び部分平滑コンデンサC1, ダイオードD 2の接点間に接続されたダイオードD1と、スイッチン グ素子Q1,ダイオードD5の接点及び整流器DBの負 の出力端子間に接続された負荷4, 直流成分カット用コ ンデンサC3の直列接続と、インダクタンス素子し1, 部分平滑コンデンサC1の直列接続の両端に逆並列接続 されたダイオードD4と、ダイオードD5を介してスイ ッチング素子Q2の両端に逆並列接続されたダイオード D6とから構成される。また、スイッチング素子Q1、 Q2, インダクタンス素子L1, 部分平滑コンデンサC 1, ダイオードD1, D2, D4~D6からインバータ 回路2に直流電圧を供給する谷埋め電源回路3が構成さ れる。

【0049】 (実施の形態3) 本発明に係る第3の実施

の形態の回路図を図3に示す。

【0050】図1に示した第1の実施の形態と異なる点 は、整流器DBの正の出力端子及びスイッチング素子Q 1の高電位側との間にコンデンサC6, ダイオードD3 の並列回路を挿入したことであり、その他の第1の実施 の形態と同一構成には同一符号を付すことより説明を省 略する。

【0051】図21に示した第2従来例と異なる点は、 インダクタンス案子し1, 部分平滑コンデンサC1の直 列接続の両端にダイオードD4を逆並列接続し、ダイオ 10 ードD1のアノード端子とスイッチング素子Q2,直流 成分カット用コンデンサC3の接点との間にダイオード D5を接続し、スイッチング素子Q1、ダイオードD5 の直列接続の両端にダイオードD6を逆並列接続したこ とであり、その他の第2従来例と同一構成には同一符号 を付すことより説明を省略する。なお、本回路ではスイ ッチング素子Q1, Q2にMOSFETを用いている。 【0052】次に動作を簡単に説明する。スイッチング 紫子Q1がオフ、スイッチング素子Q2がオンすると、 コンデンサC2の両端電圧Vc2が整流器DBの出力電 20 圧とコンデンサC6の両端電圧との総和よりも大きい場 合、コンデンサC2→コンデンサC6→コンデンサC 4, トランスTの1次巻線n1→インダクタンス素子L 2→直流成分カット用コンデンサC3→スイッチング素 子Q2→コンデンサC2の経路で共振電流が流れ、コン デンサC2の両端電圧Vc2が整流器DBの出力電圧と コンデンサC6の両端電圧との総和よりも小さい場合、 交流電源Vs→フィルター回路F→整流器DB→コンデ ンサC4, トランスTの1次巻線n1→インダクタンス 素子 L 2 → 直流成分カット用コンデンサ C 3 → スイッチ 30 ング素子Q2→整流器DB→フィルター回路F→交流電 源Vsの経路で共振電流 (=入力電流) が流れ、インダ クタンス素子し2にエネルギーが蓄積される。そしてス イッチング索子Q1, Q2ともオフすると、インダクタ ンス素子 L 2→直流成分カット用コンデンサC 3→ダイ オードD6→コンデンサC2→整流器DB→フィルター 回路F→交流電源Vs→コンデンサC4,トランスTの 1次巻線n1→インダクタンス素子し2の経路でインダ クタンス素子L2に蓄積されていたエネルギーが放出さ れ、入力電流が流れる。次に、スイッチング素子Q1が 40 オン、スイッチング素子Q2がオフすると、直流成分カ ット用コンデンサC3→インダクタンス素子L2→コン デンサC4, トランスTの1次巻線n]→コンデンサC 6→スイッチング素子Q1→ダイオードD5→直流成分 カット用コンデンサC3の経路で共振電流が流れ、コン デンサC6の充電電荷が放出されると共にインダクタン ス素子し2にエネルギーが蓄積され、コンデンサC6の 充電電荷がなくなると、直流成分カット用コンデンサC 3→インダクタンス素子し2→コンデンサC4, トラン スTの 1 次巻線 n 1 → ダイオード D 3 → スイッチング素 50 平滑コンデンサ C 1, ダイオード D 1, D 2, D 4 ~ D

子Q1→ダイオードD5→直流成分カット用コンデンサ C3の経路で共振電流が流れる。また、交流電源Vsの 山部近傍のみ、つまりコンデンサC2の両端電圧Vc2 が整流器DBの出力電圧とコンデンサC6の両端電圧と の総和よりも小さい場合、交流電源Vs→フィルター回 路F→整流器DB→コンデンサC6, ダイオードD3→ スイッチング素子Q1→ダイオードD1→インダクタン ス素子L1→部分平滑コンデンサC1→整流器DB→フ ィルター回路F→交流電源V s の経路で入力電流が流れ る。そしてスイッチング素子Q1, Q2ともオフする と、インダクタンス素子L2→コンデンサC4, トラン スTの1次巻線n1→コンデンサC6, ダイオードD3 →コンデンサC2→スイッチング素子Q2のボディダイ オード(図示せず)→直流成分カット用コンデンサC3 →インダクタンス素子L2の経路でインダクタンス素子 L2に蓄積されていたエネルギーが放出され、共振電流 が流れる。

【0053】つまり、電源投入されてからインバータ回 路2が発振を開始するまでの間は、スイッチング素子Q 1, Q2, ダイオードD5がオフしているので直流成分 カット用コンデンサC3には電荷は充電されず、インバ ータ回路2の発振開始直後の直流成分カット用コンデン サC3による過電流は発生しない。

【0054】 (実施の形態4) 本発明に係る第4の実施 の形態の回路図を図4に示す。

【0055】図3に示した第3の実施の形態と異なる点 は、インバータ回路2に於いて、負荷4を低圧側スイッ チング素子Q2の側に設けて、且つ図3に示すインバー タ回路2と等価な構成としたことであり、その他の第3 の実施の形態と同一構成には同一符号を付すことにより 説明を省略する。

【0056】つまり、インバータ回路2は、スイッチン グ素子Q1, ダイオードD5, スイッチング素子Q2の 直列接続と、スイッチング素子Q1,ダイオードD5, スイッチング素子Q2の直列接続の両端に並列接続され たコンデンサС2と、スイッチング素子Q1, ダイオー ドD5,スイッチング素子Q2の直列接続の両端に並列 接続されたインダクタンス素子し1, 平滑コンンデンサ C1, ダイオードD2の直列接続と、ダイオードD5, スイッチング素子Q2の接点及び部分平滑コンデンサC 1, ダイオードD2の接点間に接続されたダイオードD 1と、スイッチング素子Q1,ダイオードD5の接点及 び整流器DBの負の出力端子間に接続された負荷4,直 流成分カット用コンデンサC3の直列接続と、インダク タンス素子 L 1, 部分平滑コンデンサ C 1 の直列接続の 両端に逆並列接続されたダイオードD4と、ダイオード D5を介してスイッチング素子Q2の両端に逆並列接続 されたダイオードD6とから構成される。また、スイッ チング素子Q1, Q2, インダクタンス素子L1, 部分

14

6からインバータ回路2に直流電圧を供給する谷埋め電源回路3が構成される。

【0057】(実施の形態5)本発明に係る第5の実施の形態の回路図を図5に示す。

【0058】図1に示した第1の実施の形態と異なる点は、ダイオードD4~D6を省略し、ダイオードD1のアノード端子とカソード端子との接続を逆にし、ダイオードD1を介してスイッチング素子Q1の両端にインダクタンス素子L1,部分平滑コンデンサC1の直列回路を並列接続し、ダイオードD1を介してスイッチング素 10子Q2の両端にダイオードD2を逆並列接続して、図1に示すインバータ回路2の発振開始以前に於ける直流成分カット用コンデンサC3の充電防止用ダイオード(以下、ダイオードと呼ぶ。)D5の代わりにダイオードD1を代用したことであり、その他の第1の実施の形態と同一構成には同一符号を付すことより説明を省略する。【0059】(実施の形態6)本発明に係る第6の実施

【0060】図5に示した第5の実施の形態と異なる点は、インバータ回路2に於いて、負荷4を低圧側スイッ 20 チング素子Q2の側に設けて、且つ図5に示すインバータ回路2と等価な構成としたことであり、その他の第5の実施の形態と同一構成には同一符号を付すことにより説明を省略する。

の形態の回路図を図6に示す。

【0061】つまり、インバータ回路2は、スイッチング素子Q1,Q2の直列接続と、スイッチング素子Q1,Q2の直列接続の両端に並列接続されたコンデンサC2と、スイッチング素子Q1,Q2の直列接続の両端に並列接続されたダイオードD2,インダクタンス素子L1,平滑コンンデンサC1の直列接続と、スイッチング素子Q1,Q2の接点及びダイオードD1と、スイッチング素子Q1,Q2の接点及び整流器DBの負の出力端子間に接続された負荷4,直流成分カット用コンデンサC3の直列接続とから構成される。また、スイッチング素子Q1,Q2,インダクタンス素子L1,部分平滑コンデンサC1,ダイオードD1,D2からインバータ回路2に直流電圧を供給する谷埋め電源回路3が構成される。

【0062】 (実施の形態7) 本発明に係る第7の実施 40 の形態の回路図を図7に示す。

【0063】図5に示した第5の実施の形態と異なる点は、整流器DBの正の出力端子及びスイッチング素子Q1の高電位側との間にコンデンサC6,ダイオードD3の並列回路を挿入したことであり、その他の第5の実施の形態と同一構成には同一符号を付すことより説明を省略する。

【0064】 (実施の形態8) 本発明に係る第8の実施の形態の回路図を図8に示す。

【0065】図6に示した第6の実施の形態と異なる点 50 整流器DB→インダクタンス素子し1→部分平滑コンデ

は、整流器DBの負の出力端子及びスイッチング素子Q2の低電位側との間にコンデンサC6,ダイオードD3の並列回路を挿入したことであり、その他の第6の実施の形態と同一構成には同一符号を付すことより説明を省略する。

【0066】上記第1~第8の実施の形態に示した様に構成したことにより、電源投入されてからインバータ回路2が発振を開始するまでの間は直流成分カット用コンデンサC3には電荷は充電されず、インバータ回路2の発振開始直後の直流成分カット用コンデンサC3による過電流は発生しなので、装置の小型化及びコストダウンが可能となる。また、定常動作時に於いては、入力電流の導通角の広角化、入力力率の改善、入力電流歪みの改善、突入電流の低減が可能となる。

【0067】 (実施の形態9) 本発明に係る第9の実施の形態の回路図を図9に示す。

【0068】図2に示した第2の実施の形態と異なる点は、ダイオードD5, D6を省略し、ダイオードD1のアノード端子とダイオードD4のアノード端子との間に抵抗R1を接続して部分平滑コンデンサC1の充電電流の限流要素としたことであり、その他の第2の実施の形態と同一構成には同一符号を付すことより説明を省略する。

【0069】本回路では、交流電源Vsの山部近傍に於いて、スイッチング素子Q1がオフ、スイッチング素子Q2がオンの時は、交流電源Vs→フィルター回路F→整流器DB→インダクタンス素子L1→部分平滑コンデンサC1→抵抗R1→ダイオードD1→スイッチング素子Q2→整流器DB→フィルター回路F→交流電源Vsの経路で部分平滑コンデンサC1の充電電流が流れるが、抵抗R1により限流される為に、部分平滑コンデンサC1の両端電圧Vc1が定常時の電位に至るまでのスイッチング素子Q2,部分平滑コンデンサC1などへの過電流を防止できる。なお、定常動作時に於いては、抵抗R1による電力損失が生じるが、インダクタンス素子L1からの放電電流は抵抗R1を介さずにダイオードD4でバイパスされるため、抵抗R1での大きな電力損失は生じない。

【0070】 (実施の形態10) 本発明に係る第10の 実施の形態の回路図を図10に示す。

【0071】図9に示した第9の実施の形態と異なる点は、整流器DBの負の出力端子及びスイッチング素子Q2の低電位側との間にコンデンサC6,ダイオードD3の並列回路を挿入したことであり、その他の第9の実施の形態と同一構成には同一符号を付すことより説明を省略する。

【0072】本回路では、交流電源Vsの山部近傍に於いて、スイッチング素子Q1がオフ、スイッチング素子Q2がオンの時は、交流電源Vs→フィルター回路F→ 敷充器DR→イングのタンス表ストトン部へ影響のスポ ンサC1→抵抗R1→ダイオードD1→スイッチング素 子Q2→コンデンサC6,ダイオードD3→整流器DB →フィルター回路F→交流電源Vs の経路で部分平滑コ ンデンサC1の充電電流が流れるが、抵抗R1により限 流される為に、部分平滑コンデンサC1の両端電圧Vc 1が定常時の電位に至るまでのスイッチング素子Q2, 部分平滑コンデンサC1などへの過電流を防止できる。 なお、定常動作時に於いては、抵抗R1による電力損失 が生じるが、インダクタンス素子 L 1 からの放電電流は 抵抗R1を介さずにダイオードD4でバイパスされるた 10 め、抵抗R1での大きな電力損失は生じない。

【0073】 (実施の形態11) 本発明に係る第11の 実施の形態の回路図を図11に示す。図9に示した第9 の実施の形態と異なる点は、抵抗R1の代わりにサーミ スタTRを用いたことであり、その他の第9の実施の形 態と同一構成には同一符号を付すことより説明を省略す る。ここで、サーミスタTRは温度が高くなるほどイン ピーダンス値は低くなる特性を有しているので、部分平 滑コンデンサC1の両端電圧Vc1が定常時の電位に至 るまでのスイッチング素子Q2,部分平滑コンデンサC 20 1などへの過電流を防止可能であると共に、定常動作時 のサーミスタTRでの電力損失を低く抑えることが可能 となる。

【0074】 (実施の形態12) 本発明に係る第12の 実施の形態の回路図を図12に示す。

【0075】図11に示した第11の実施の形態と異な る点は、整流器DBの負の出力端子及びスイッチング素 子Q2の低電位側との間にコンデンサC6、ダイオード D3の並列回路を挿入したことであり、その他の第11 の実施の形態と同一構成には同一符号を付すことより説 ...30 明を省略する。

【0076】上記第9~第12の実施の形態に示した様 に構成したことにより、部分平滑コンデンサC1の両端 電圧Vc1が定常時の電位に至るまでに半導体素子及び 部分平滑コンデンサC1に大きなストレスが印加される ことを防止でき、半導体素子及び部分平滑コンデンサC 1の性能劣化を防止し、長寿命化が可能となり、装置の 小型化及びコストダウンが可能となる。また、定常動作 時に於いては、入力電流の導通角の広角化、入力力率の 改善、入力電流歪みの改善、突入電流の低減が可能とな 40

【0077】 (実施の形態13) 本発明に係る第13の 実施の形態の回路図を図13に示す。

【0078】図2に示した第2の実施の形態と異なる点 は、ダイオードD1のアノード端子とダイオードD4の アノード端子との間に抵抗R1を接続して部分平滑コン デンサC1の充電電流の限流要素としたことであり、そ の他の第2の実施の形態と同一構成には同一符号を付す ことより説明を省略する。

実施の形態の回路図を図14に示す。

【0080】図13に示した第13の実施の形態と異な る点は、整流器DBの負の出力端子及びスイッチング素 子Q2の低電位側との間にコンデンサC6, ダイオード D3の並列回路を挿入したことであり、その他の第13 の実施の形態と同一構成には同一符号を付すことより説 明を省略する。

【0081】上記第13~第14の実施の形態に示した 様に構成したことにより、電源投入されてからインバー 夕回路2が発振を開始するまでの間は直流成分カット用 コンデンサC3には電荷は充電されず、インバータ回路 2の発振開始直後の直流成分カット用コンデンサC3に よる過電流は発生しなので、装置の小型化及びコストダ ウンが可能となる。しかも、交流電源Vsの山部近傍に 於いて、部分平滑コンデンサC1の充電電流が抵抗R1 により限流される為に、部分平滑コンデンサC1の両端 電圧Vc1が定常時の電位に至るまでに半導体素子及び 部分平滑コンデンサC1に大きなストレスが印加される ことを防止でき、半導体素子及び部分平滑コンデンサC 1の性能劣化を防止し、長寿命化が可能となり、装置の 小型化及びコストダウンが可能となる。また、定常動作 時に於いては、入力電流の導通角の広角化、入力力率の 改善、入力電流歪みの改善、突入電流の低減が可能とな る。

【0082】なお、抵抗R1の代わりにサーミスタTR を用いてもよい。

(実施の形態15) 本発明に係る第15の実施の形態の 回路図を図15に示す。

【0083】図2に示した第2の実施の形態と異なる点 は、ダイオードD4~D6を省略し、ダイオードD2の 両端にダイオードD7, 第1のコンデンサ (以下、コン デンサと呼ぶ。) C 7からなる直列回路を並列接続し、 コンデンサC7の両端に抵抗R2を並列接続したことで あり、その他の第2の実施の形態と同一構成には同一符 号を付すことより説明を省略する。

【0084】 (実施の形態16) 本発明に係る第16の 実施の形態の回路図を図16に示す。

【0085】図15に示した第15の実施の形態と異な る点は、整流器DBの負の出力端子及びスイッチング素 子Q2の低電位側との間にコンデンサC6, ダイオード D3の並列回路を挿入したことであり、その他の第15 の実施の形態と同一構成には同一符号を付すことより説 明を省略する。

【0086】 (実施の形態17) 本発明に係る第17の 実施の形態の回路図を図17に示す。

【0087】図15に示した第15の実施の形態と異な る点は、抵抗R2の代わりにコンデンサC7の両端にツ ェナーダイオードZD1を並列接続し、ツェナーダイオ ード2 D 1 でクランプされたコンデンサC 7 の両端電圧 【0079】(実施の形態14)本発明に係る第14の 50 Vc7を制御回路5の制御電源に用いたことであり、そ 10

20

の他の第15の実施の形態と同一構成には同一符号を付 すことより説明を省略する。

【0088】 (実施の形態18) 本発明に係る第18の 実施の形態の回路図を図18に示す。

【0089】図17に示した第17の実施の形態と異な る点は、整流器DBの負の出力端子及びスイッチング素 子Q2の低電位側との間にコンデンサC6. ダイオード D3の並列回路を挿入したことであり、その他の第15 の実施の形態と同一構成には同一符号を付すことより説 明を省略する。

【0090】上記第15~第18の実施の形態に示した 様に構成したことにより、電源投入されてからインバー 夕回路2が発振を開始するまでの間に於いて、交流電源 V s →フィルター回路 F →整流器 D B → インダクタンス 聚子し1→部分平滑コンデンサC1→ダイオードD7→ コンデンサC7→ (コンデンサC6, ダイオードD3→)整流器DB→フィルター回路F→交流電源V s と容 費の大きな部分平滑コンデンサC1への充電回路が確保 され、図23 (a) に示す様な電源投入時に発生するス イッチサージ等で発生した過電圧Vc2 (図23 (b) に示す)が、インバータ回路2に印加されることを防止 可能となる。また、定常動作時に於いては、入力電流の 導通角の広角化、入力力率の改善、入力電流歪みの改 ひますができます。
びまずの
では
では
が
で
が
で
が
で
が
で
が
で
が
で
が
で
が
で
が
で
が
で
が
で
が
が
で
が
で
が
で
が
が
で
が
で
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が
が</

【0091】なお、コンデンサC7の容量は部分平滑コ ンデンサC1の容量に比べて極めて小さく設定すること により、電源投入されてからインバータ回路2が発振を 開始するまでの僅かな時間でコンデンサC7は満充電さ れるので、コンデンサC7での電力ロスは極めて小さな ものとなる。また、抵抗R2はコンデンサC7の電荷を 30 放出するための放電用素子、つまり放電抵抗であり、抵 抗R2の代わりにサーミスタTRを用いてもよく、ダイ オードD7はコンデンサC7の電荷の逆流防止用であ る。

【0092】上記第9~第18の実施の形態に示す回路 図では、負荷4を低圧側スイッチング素子Q2の両端に 並列に設ける様な構成としたが、この様な回路構成と等 価的なる様に負荷4を高圧側スイッチング素子Q1の両 端に並列に設けた構成としてもよい。また、部分平滑コ ンデンサC1の充電電流の限流要素及びコンデンサC7 40 の電荷を放出するための放電用素子として、抵抗もしく はサーミスタを用いたが、他のインピーダンス素子を用 いてもよい。

【0093】更に、上記全ての実施の形態に於いて、ス イッチング素子Q1、Q2はボディーダイオードを有す るMOSFETの代わりに、双方向スイッチング素子を 用いても、逆並列接続ダイオードを有するものであって もよく、インバータ回路2としてはハーフブリッジ式回 路を用いたが、他の回路方式であってもよい。

[0094]

【発明の効果】請求項1、請求項2に記載の発明によれ ば、電源投入されてからインバータ回路が発振を開始す るまでの間は直流成分カット用コンデンサには電荷は充 電されず、インバータ回路の発振開始直後の直流成分カ ット用コンデンサによる過電流は発生しなので、装置の 小型化及びコストダウンが可能であると共に、定常動作 時に於いては、入力電流の導通角の広角化、入力力率の 改善、入力電流歪みの改善、電源投入時の突入電流の低 減が可能な電源装置を提供できる。

【0095】請求項3、請求項4、請求項7に記載の発 明によれば、部分平滑コンデンサの両端電圧が定常時の 電位に至るまでに半導体素子及び部分平滑コンデンサに 大きなストレスが印加されることを防止可能で、半導体 素子及び部分平滑コンデンサの性能劣化を防止し、長寿 命化が可能で、装置の小型化及びコストダウンが可能で あると共に、定常動作時に於いては、入力電流の導通角 の広角化、入力力率の改善、入力電流歪みの改善、電源 投入時の突入電流の低減が可能な電源装置を提供でき

【0096】請求項5、請求項6に記載の発明によれ ば、電源投入されてからインバータ回路が発振を開始す るまでの間に於いて、部分平滑コンデンサへの充電経路 が確保され、電源投入時に発生するスイッチサージ等で 発生した過電圧が、インバータ回路に印加されることを 防止可能であると共に、定常動作時に於いては、入力電 流の導通角の広角化、入力力率の改善、入力電流歪みの 改善、電源投入時の突入電流の低減が可能な電源装置を 提供できる。

【0097】請求項8に記載の発明によれば、部分平滑 コンデンサの両端電圧が定常時の電位に至るまでに半導 体素子及び部分平滑コンデンサに大きなストレスが印加 されることを防止可能で、半導体素子及び部分平滑コン デンサの性能劣化を防止し、長寿命化が可能で、装置の 小型化及びコストダウンが可能であると共に、定常動作 時に於いては、サーミスタでの電力損失を低く抑えるこ とが可能で、入力電流の導通角の広角化、入力力率の改 善、入力電流歪みの改善、電源投入時の突入電流の低減 が可能な電源装置を提供できる。

【0098】請求項9から請求項12に記載の発明によ れば、電源投入されてからインバータ回路が発振を開始 するまでの間に於いて、部分平滑コンデンサへの充電経 路が確保され、電源投入時に発生するスイッチサージ等 で発生した過電圧が、インバータ回路に印加されること を防止可能であると共に、定常動作時に於いては、入力 電流の導通角の広角化、入力力率の改善、入力電流歪み の改善、電源投入時の突入電流の低減が可能な電源装置 を提供できる。

【0099】なお、コンデンサの容量は部分平滑コンデ ンサの容量に比べて極めて小さく設定することにより、 50 電源投入されてからインバータ回路が発振を開始するま

での僅かな時間でコンデンサは満充電されるので、コンデンサでの電力ロスは極めて小さなものとなる。

【0100】請求項13に記載の発明によれば、電源投入されてからインバータ回路が発振を開始するまでの間に於いて、部分平滑コンデンサへの充電経路が確保され、電源投入時に発生するスイッチサージ等で発生した過電圧が、インバータ回路に印加されることを防止可能であると共に、定常動作時に於いては、サーミスタでの電力損失を低く抑えることが可能で、入力電流の導通角の広角化、入力力率の改善、入力電流歪みの改善、電源10投入時の突入電流の低減が可能な電源装置を提供できる。

【0101】なお、コンデンサの容量は部分平滑コンデンサの容量に比べて極めて小さく設定することにより、 電源投入されてからインバータ回路が発振を開始するま での僅かな時間でコンデンサは満充電されるので、コン デンサでの電力ロスは極めて小さなものとなる。

【0102】請求項14、請求項17から請求項20に 記載の発明によれば、装置の小型化及びコストダウンが 可能であると共に、入力電流の導通角の広角化、入力力 20 率の改善、入力電流歪みの改善、電源投入時の突入電流 の低減が可能な電源装置を提供できる。

【0103】請求項15、請求項16に記載の発明によれば、装置の小型化及びコストダウンが可能であると共に、放電灯を安定点灯可能な電源装置を提供できる。

【図面の簡単な説明】

【図1】本発明に係る第1の実施の形態を示す回路図で ある。

【図2】本発明に係る第2の実施の形態を示す回路図である。

【図3】本発明に係る第3の実施の形態を示す回路図である。

【図4】本発明に係る第4の実施の形態を示す回路図である。

【図5】本発明に係る第5の実施の形態を示す回路図である。

【図6】本発明に係る第6の実施の形態を示す回路図である。

【図7】本発明に係る第7の実施の形態を示す回路図で ある

【図8】本発明に係る第8の実施の形態を示す回路図である。

【図9】本発明に係る第9の実施の形態を示す回路図である。

【図10】本発明に係る第10の実施の形態を示す回路

図である。

【図11】本発明に係る第11の実施の形態を示す回路 図である。

20

【図12】本発明に係る第12の実施の形態を示す回路 図である。

【図13】本発明に係る第13の実施の形態を示す回路 図である。

【図14】本発明に係る第14の実施の形態を示す回路 図である。

【図15】本発明に係る第15の実施の形態を示す回路 図である。

【図16】本発明に係る第16の実施の形態を示す回路 図である。

【図17】本発明に係る第17の実施の形態を示す回路 図である。

【図18】本発明に係る第18の実施の形態を示す回路 図である。

【図19】本発明に係る第1従来例を示す回路図であ る。

【図20】上記従来例に係る動作波形図を示す。

【図21】本発明に係る第2従来例を示す回路図である。

【図22】上記従来例に係る動作波形図を示す。

【図23】上記第1,第2従来例に係る電源投入時での動作波形図を示す。

【図24】上記第1, 第2従来例に係る別の動作波形図を示す。

【図25】上記第1,第2従来例に係る電源投入されて からインバータ回路が発振を開始するまでの間の等価回 30 路図を示す。

【図26】上記第1,第2従来例に係るスイッチング素子Q1のオン時の等価回路図を示す。

【符号の説明】

C コンデンサ

D ダイオード

DB 整流器

La 放電灯

Q スイッチング素子

R 抵抗

40 TR サーミスタ

V s 交流電源


2 インバータ回路

3 谷埋め電源回路

4 負荷


5 制御回路

【図1】







[図2]




【図3】




[図4]




【図5】




[図6]




[図7]




[図8]




[図9]




【図10】




[図11]




[図12]




[図13]




[図14]




【図15】




[図16]




【図17】




[図18]




【図19】







[図21]











[図25]



[図26]



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09154285 A

(43) Date of publication of application: 10.06.97

(51) Int. CI

H02M 7/48 H02M 7/06 H02M 7/538 H05B 41/24

(21) Application number: 07310268

(22) Date of filing: 29.11.95

(71) Applicant:

MATSUSHITA ELECTRIC WORKS

LTD

(72) Inventor:

KAMIIE TOSHIYA HIRAMATSU AKINORI MISHIMA MASANORI

(54) POWER SUPPLY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a device, which can decrease voltage stress and current stress applied on an inverter circuit, can achieve a compact configuration of the device and cost reduction, can improve input power factor, can improve input current distortion and can suppress the inrush current when a power supply is turned on.

SOLUTION: This device has at least a through filling power supply circuit 3, which includes a smoothing capacitor C4 and fills the trough in the DC power output of a rectifier DB for rectifying an AC power supply Vs, a DC-component blocking capacitor C3, which cuts the DC component of power supplied to a load 4, and the series circuit of switching elements Q1 and Q2. In this an inverter circuit 2, which supplies high-frequency power to the load 4 by alternate on/off of the switching elements Q1 and Q2, is provided. During the period from the turn-on time of the AC power supply Vs to the starting of the oscillation of the inverter circuit 2, the amount of electric charge, which is charged into the DC-component blocking capacitor C3, is

approximately zero.

COPYRIGHT: (C)1997.JPO

